近似存算一體電路與系統集成
報告時間：2023年3月27日16點
報告地點：中科院計算所1401
個人簡介：賈弘洋，博士，于2014年在清華大學微納電子學系獲得學士學位，并于2016年和2021年在美國普林斯頓大學電子與計算機工程系獲得碩士與博士學位。隨后在普林斯頓大學和英偉達研究院擔任博士后研究員，并于2022年8月加入清華大學電子工程系任助理教授。研究重點為新興計算技術及其與大規模集成電路和體系架構的融合優化，涵蓋近似計算、存算一體等方向。在ISSCC、JSSC、VLSI、Hot Chips等集成電路領域頂級會議與期刊上發表多篇論文。擔任ICCAD、JSSC等多個IEEE系列會議、期刊技術委員會委員和審稿人。
摘要：存算一體作為有望突破“存儲墻“限制的新興計算技術，可以大幅提升高維矩陣乘法的運算效率。許多存算一體技術都應用了近似計算的概念。然而，我們如何才能使得存算一體架構在滿足計算精度和靈活性需求的同時，仍能在系統層面保持其能效與速度的提升？本報告將對存算一體架構所面臨的可靠性、可重構性和可擴展性上的挑戰，基于從芯片到頂層軟件棧的跨層次協同設計與原型實現，進行分析與討論。我們將介紹高信噪比SRAM混合信號存算一體電路和數字近似計算存算一體電路的抽象模型，并在此基礎上展示基于架構與軟件映射協同優化的可擴展存算一體神經網絡加速器。